マルチプロセッサシステム、メモリ管理方法、および、メモリ管理プログラム

Multi-processor system, memory management method and memory management program

Abstract

【課題】システム全体として、メモリアクセスのレイテンシを小さくすることのできるマルチプロセッサシステムを提供する。 【解決手段】あるプロセッサ8が別のノードのメインメモリ9にアクセスしたのをトリガとして、プロセッサ8がアクセスしたデータをそのメインメモリ9から取得して、アクセスしたプロセッサ8と対になったメインメモリ9に移動するアクセスデータ移動手段と、アクセスデータを格納するメインメモリ9から一部データを廃棄してアクセスデータを格納するための容量を確保する格納容量確保手段と、廃棄したデータを替わりに格納するためのメインメモリ9を複数のメインメモリ9の中から選択する格納メモリ選択手段と、選択したメインメモリに廃棄したデータを格納する廃棄データ格納手段を有するメモリ管理機構10をプロセッサ8とメインメモリ9の間に設置する。 【選択図】図1
PROBLEM TO BE SOLVED: To provide a multi-processor system for reducing the latency of a memory access as a whole system.SOLUTION: Installed, between a processor 8 and a main memory 9, is a memory management mechanism 10 comprising: access data moving means for, by using an access performed by a certain processor 8 to the main memory 9 of another node as a trigger, acquiring data accessed by the processor 8 from the main memory 9, and for moving the data to the main memory 9 paired with the processor 8 which has performed the access; storage capacity securing means for securing a capacity for storing the access data by abandoning a portion of data from the main memory 9 for storing the access data; storage memory selection means for selecting the main memory 9 for storing the abandoned data instead from among the plurality of main memories 9; and abandoned data storage means for storing the abandoned data in the selected main memory.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    US-9886278-B2February 06, 2018International Business Machines CorporationComputing architecture and method for processing data